Đăng nhập
Đăng ký
Mô Tả Công Việc
- Design VIP and Develop verification environment for IP and SOC level using UVM methodology.
- Create and debug test cases and Verification IP
- Use assertion based verification to verify module or SOC level.
- Perform code coverage analysis on module and SOC level
Yêu Cầu Công Việc
- 2 years or above experience in the area of digital IC verification.
- Familiar with UNIX, well knowledge in RTL integration
- Experience in system Verilog and UVM verification methodology
- Experience in using EDA tools from Cadence, Synopsys
Hình thức
Mức lương
Thỏa thuận
Báo cáo tin tuyển dụng: Nếu bạn thấy rằng tin tuyển dụng này không đúng hoặc có dấu hiệu lừa đảo,
hãy phản ánh với chúng tôi.
Tham khảo: 10 Dấu hiệu nhận biết hành vi lừa đảo qua tin tuyển dụng.
Tham khảo: 10 Dấu hiệu nhận biết hành vi lừa đảo qua tin tuyển dụng.
